Laporan Akhir 1
A. Alat dan Bahan (Modul De Lorenzo)
1. Jumper
Gambar 1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
B. Alat dan Bahan (Proteus)
1. IC 74LS112 (JK filp flop)
 |
| Gambar 3. IC 74LS112 |
2. IC 7474 (D Flip Flop)
 |
| Gambar 4. IC 7474 |
3. Power DC
Gambar 5. Power DC
4. Switch (SW-SPDT)
Gambar 6. Switch
5. Logicprobe atau LED
Gambar 7. Logic Probe
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Flip-flop D tipe 7474 berfungsi menyimpan data dari input D ke output Q hanya pada saat terjadi transisi naik (rising edge) pada sinyal clock (CLK). Artinya, Q hanya berubah ketika ada tepi naik clock, sedangkan di luar itu, Q mempertahankan nilainya. Flip-flop ini memiliki input preset (S) dan clear (R) yang bersifat asinkron dan aktif rendah (active low), serta memiliki prioritas lebih tinggi daripada input D dan clock.
- Jika S = 0, maka Q = 1 dan Q' = 0.
- Jika R = 0, maka Q = 0 dan Q' = 1.
- Jika S = R = 0, keluaran menjadi tidak terdefinisi (metastabil) karena Q dan Q' dapat sama-sama bernilai 1.
- Bila S = R = 1, flip-flop bekerja normal mengikuti input D pada tepi naik clock, dengan Q' sebagai komplemen Q.
- Jika S = 0, maka Q = 1 dan Q' = 0.
- Jika R = 0, maka Q = 0 dan Q' = 1.
- Jika S = R = 0, keluaran menjadi tidak terdefinisi (metastabil) karena Q dan Q' dapat sama-sama bernilai 1.
- Bila S = R = 1, flip-flop bekerja normal mengikuti input D pada tepi naik clock, dengan Q' sebagai komplemen Q.
Sementara itu, J-K flip-flop (misal IC 7476) bekerja berdasarkan kombinasi input J dan K. Jika J = K = 1, maka flip-flop berada pada mode toggle, di mana setiap tepi aktif clock menyebabkan Q berubah ke keadaan kebalikannya (toggle). Jika tidak ada transisi clock, Q tetap pada keadaan terakhir. Input S dan R juga bersifat asinkron aktif rendah, dengan prioritas lebih tinggi.
Hasil Pengamatan Percobaan:
1. B0=0, B1=1 → Output sama untuk J-K dan D flip-flop: Q=0, Q'=1.
2. B0=1, B1=0 → Output keduanya Q=1, Q'=0 (karena sistem aktif rendah).
3. B0=0, B1=0 → Kondisi terlarang/tidak stabil, di mana Q=Q'=1.
4. B0=1, B1=1, B2=0, B3=CLK, B4=0, B5=0, B6=→
- J-K: Q=1, Q'=0,
- D: Q=0, Q'=1.
5. B0=1, B1=1, B2=0, B3=CLK, B4=1, B5=1, B6=→
- J-K dan D menghasilkan Q=0, Q'=1.
6. B0=1, B1=1, B2=1, B3=CLK, B4=0, B5=don't care, B6=0
- J-K: Q=1, Q'=0,
- D: Q=0, Q'=1.
7. B0=1, B1=1, B2=1, B3=CLK, B4=1, B5 & B6 diputus
→ Output toggle, membalik dari keadaan sebelumnya.
- Download File Rangkaian klik disini
- Download Video klik disini
- DataSheet 7474 klik disini
- DataSheet 74LS112 klik disini
Tidak ada komentar:
Posting Komentar