Chapter 11 ( Counters and Registers)

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan Bahan

4. Dasar Teori

5. Ringkasan

6. Soal Latihan

a. Example
b. Problem
c. Pilihan Ganda

7. Percobaan

8. Download File

1. Pendahuluan (kembali)

Dalam dunia elektronika digital, counter merupakan salah satu rangkaian logika yang sangat penting karena berfungsi untuk menghitung pulsa-pulsa clock secara otomatis. Counter digunakan secara luas dalam berbagai aplikasi seperti sistem waktu digital, alat ukur, pengatur waktu (timer), dan pengendali proses otomatis.

Terdapat berbagai jenis counter, salah satunya adalah synchronous counter, di mana semua flip-flop di dalamnya dipicu secara serempak oleh sinyal clock yang sama. Hal ini membuat synchronous counter lebih cepat dan akurat dibandingkan asynchronous counter karena menghilangkan efek delay propagasi antar flip-flop.

Salah satu bentuk dasar dari counter sinkron adalah four-bit synchronous counter, yang terdiri dari empat flip-flop dan mampu menghasilkan 16 kombinasi keadaan biner (2⁴ = 16). Rangkaian ini sering digunakan sebagai dasar dalam membangun sistem penghitung biner yang lebih kompleks. Penyusunan skematik counter juga menjadi langkah penting dalam memahami cara kerja internal logika digital dan bagaimana sinyal dikendalikan serta disusun dalam suatu sistem digital.

2. Tujuan (kembali)

Mampu Membuat Rangkaian Counter schematic dan Four-bit synchronous counter.
Memahami Fungsi Komponen pada rangkaian Counter schematic dan Four-bit synchronous counter.
Mengetahui Prinsip Kerja dari Rangkaian Counter schematic dan Four-bit synchronous counter.

3. Alat dan Bahan (kembali)

IC 74LS7

IC 74LS76 adalah Dual J-K Flip-Flop dengan Preset dan Clear, yang berarti ia merupakan chip tunggal yang menampung dua buah flip-flop J-K yang beroperasi secara independen. Fungsi utamanya adalah sebagai elemen memori satu bit yang dapat menyimpan nilai logika (0 atau 1) dan mengubah keadaannya berdasarkan kombinasi masukan J, K, dan pulsa clock. Dengan fitur Preset dan Clear asinkron, IC ini juga memungkinkan pengaturan awal (ke 1) atau penghapusan (ke 0) outputnya secara instan tanpa menunggu clock. Karena kemampuannya untuk beroperasi dalam mode toggle (ketika J=K=1), 74LS76 sangat sering digunakan sebagai blok bangunan fundamental dalam rangkaian counter (penghitung) untuk menghitung pulsa, serta dalam register geser (shift registers) untuk memindahkan data secara serial.

Gerbang AND

adalah salah satu gerbang logika dasar dalam elektronika digital. Gerbang ini memiliki dua atau lebih masukan, tetapi hanya menghasilkan satu keluaran. Prinsip kerjanya sangat sederhana: keluaran akan bernilai "tinggi" (1) hanya jika semua masukannya bernilai "tinggi" (1). Jika ada salah satu atau lebih masukan bernilai "rendah" (0), maka keluarannya akan bernilai "rendah" (0).

Logic State

Dalam elektronika digital, keadaan logika mengacu pada salah satu dari dua kemungkinan kondisi yang dapat dialami oleh sinyal biner: Logika TINGGI (direpresentasikan sebagai 1) atau Logika RENDAH (direpresentasikan sebagai 0). Keadaan ini merupakan hal mendasar bagi bagaimana sistem digital, seperti komputer, memproses dan mengomunikasikan informasi.

Logic Probe

Logic Probe adalah alat uji elektronik genggam yang digunakan untuk mendeteksi dan menampilkan status logika (Tinggi atau Rendah, yang mewakili biner 1 atau 0) dari sinyal digital dalam rangkaian elektronik.

4. Dasar Teori (kembali)

1) Figure 11.7 Counter schematic, example 11.5

Rangkaian ini adalah jenis counter asinkron atau sering disebut ripple counter, yang berfungsi untuk menghitung pulsa input clock. Ciri khas utama dari counter asinkron adalah bahwa sinyal clock tidak diberikan secara bersamaan (paralel) ke semua flip-flop. Sebaliknya, keluaran dari satu flip-flop (biasanya Q) berfungsi sebagai sinyal clock untuk flip-flop berikutnya. Dalam konfigurasi ini, setiap flip-flop J-K diatur dalam mode toggle (J dan K keduanya dihubungkan ke logika '1' atau VCC), yang berarti outputnya akan berbalik (toggle) setiap kali menerima transisi clock yang aktif (misalnya, dari HIGH ke LOW jika flip-flopnya negative-edge triggered, seperti yang diindikasikan oleh lingkaran kecil pada pin CLK).

Pada rangkaian ini:

FF0 (LSB): Menerima sinyal Clock Input secara langsung. Karena J dan K-nya adalah '1', FF0 akan toggle pada setiap transisi clock, efektif membagi frekuensi clock input menjadi dua.
FF1: Menerima clock dari keluaran $\overline{Q_{0}}$ dari FF0. Ini berarti FF1 akan toggle setiap kali $\overline{Q_{0}}$ berubah dari HIGH ke LOW (atau sebaliknya, tergantung pemicunya). Akibatnya, FF1 akan membagi frekuensi output FF0 dengan dua lagi, menghasilkan frekuensi 1/4 dari Clock Input.
FF2: Menerima clock dari keluaran $\overline{Q_{1}}$ dari FF1, membagi frekuensi menjadi 1/8.
FF3 (MSB): Menerima clock dari keluaran $\overline{Q_{2}}$ dari FF2, membagi frekuensi menjadi 1/16

2) Figure 11.9 Four-bit synchronous counter.

Rangkaian ini adalah jenis counter sinkron, yang menghitung pulsa clock secara serentak. Ciri utamanya adalah semua flip-flop (FF0-FF3) menerima sinyal clock yang sama secara paralel. Setiap flip-flop J-K dikonfigurasi untuk toggle (jika J=K=1), namun kondisi J dan K dikontrol oleh gerbang AND yang bergantung pada status output flip-flop sebelumnya ( $Q_{0}, Q_{1}, Q_{2}$ ).

FF0 (LSB): J dan K selalu '1', sehingga selalu toggle pada setiap pulsa clock.
FF1: J dan K = $Q_{0}$ , sehingga toggle hanya jika $Q_{0}$ HIGH.
FF2: J dan K = $Q_{0} \cdot Q_{1}$ , sehingga toggle hanya jika $Q_{0}$ dan $Q_{1}$ keduanya HIGH.
FF3 (MSB): J dan K = $Q_{0} \cdot Q_{1} \cdot Q_{2}$ , sehingga toggle hanya jika $Q_{0}$ , $Q_{1}$ , dan $Q_{2}$ semuanya HIGH.

Secara kolektif, output $Q_{0}, Q_{1}, Q_{2}, Q_{3}$ membentuk hitungan biner dari 0000 hingga 1111 (0-15 desimal). Keuntungan utama counter sinkron adalah perubahan output yang serentak, mengurangi penundaan propagasi dan memungkinkan operasi pada frekuensi tinggi.

5. Ringkasan (kembali)

Dalam dunia sistem digital, counter atau penghitung merupakan salah satu jenis rangkaian logika sekuensial yang memiliki peran penting dalam menghitung kejadian, menyimpan jumlah pulsa clock, dan mengatur urutan proses dalam berbagai aplikasi. Counter bekerja berdasarkan pulsa-pulsa clock yang masuk, dan menghasilkan output biner yang mencerminkan jumlah pulsa yang telah diterima. Rangkaian ini sering dijumpai pada alat ukur digital, jam digital, pembagi frekuensi, hingga sistem kontrol otomatis dan komputer digital.

Pada dasarnya, counter dibangun dari beberapa flip-flop, yang masing-masing berfungsi menyimpan satu bit data biner. Kumpulan flip-flop ini disusun dalam skema tertentu sesuai kebutuhan jumlah bit yang ingin dihitung. Desain atau counter schematic menampilkan konfigurasi internal counter, termasuk koneksi antar flip-flop, jalur input clock, dan sinyal kontrol seperti reset atau enable. Dalam skema tersebut, terlihat bagaimana sinyal clock disalurkan ke flip-flop, serta bagaimana output antar flip-flop saling mempengaruhi dalam membentuk urutan bilangan biner yang tepat.

Counter dibagi menjadi dua jenis utama berdasarkan cara penerimaan clock: counter asinkron (ripple counter) dan counter sinkron (synchronous counter). Pada counter asinkron, hanya flip-flop pertama yang menerima sinyal clock secara langsung, sementara flip-flop berikutnya dikendalikan oleh output dari flip-flop sebelumnya. Akibatnya, terjadi delay propagasi yang bisa mempengaruhi ketepatan waktu, terutama dalam sistem yang membutuhkan respons cepat.

Sebaliknya, synchronous counter dirancang agar semua flip-flop menerima sinyal clock secara serempak, langsung dari sumber yang sama. Hal ini menghilangkan delay antar flip-flop, sehingga transisi antar keadaan biner menjadi lebih cepat dan stabil. Salah satu contoh umum adalah four-bit synchronous counter, yang terdiri dari empat buah flip-flop dan mampu menghitung dari 0 hingga 15 (0000 sampai 1111 dalam biner). Pada setiap pulsa clock yang masuk, counter ini akan menambah atau mengurangi nilai biner output tergantung jenisnya (up/down). Dalam desainnya, digunakan logika tambahan seperti gerbang AND untuk menentukan kapan flip-flop tertentu harus berubah status berdasarkan kondisi flip-flop sebelumnya.

Kelebihan dari four-bit synchronous counter terletak pada kecepatan dan akurasi outputnya. Karena seluruh flip-flop dikendalikan oleh clock yang sama, maka seluruh bit akan berubah secara bersamaan ketika kondisi terpenuhi, tanpa perlu menunggu perubahan dari flip-flop sebelumnya. Counter ini juga dapat dikembangkan menjadi counter dengan jumlah bit lebih banyak, atau dikombinasikan dengan decoder untuk mengendalikan tampilan digital, LED, atau perangkat output lainnya.

Secara keseluruhan, pemahaman tentang counter schematic dan implementasi four-bit synchronous counter sangat penting dalam perancangan sistem digital modern. Melalui pemahaman ini, kita dapat membangun rangkaian penghitung yang efisien, akurat, dan dapat diandalkan untuk berbagai aplikasi logika digital.

6. Soal Latihan (kembali)

a. Example (kembali)

1) Sebuah rangkaian four-bit synchronous counter dirancang menggunakan empat flip-flop JK yang dikendalikan oleh satu clock bersama (sinkron). Setiap flip-flop mewakili satu bit: Q0 (LSB) sampai Q3 (MSB). Semua flip-flop diberi sinyal clock yang sama, dan aktif tinggi.

Konfigurasi Umum:

Semua flip-flop di-trigger secara bersamaan oleh clock.
Input J = K = 1 untuk semua flip-flop (agar bisa toggle).
FF0 (LSB) toggle setiap clock naik.
FF1 toggle jika Q0 = 1, FF2 toggle jika Q0 AND Q1 = 1, dan seterusnya.

Urutan Output:

Penjelasan:

Rangkaian ini akan menghitung dari 0000 hingga 1111 (0–15) dalam biner, kemudian kembali ke 0000.

2) Dirancang sebuah four-bit synchronous counter yang akan menghitung dari 0 sampai 9, lalu otomatis reset ke 0 saat mencapai angka 10 (1010 biner). Ini disebut juga Modulo-10 atau BCD Counter.

Tambahan Logika Reset:

Sebuah gerbang AND digunakan untuk mendeteksi ketika output = 1010 (Q3 = 1, Q1 = 1).
Ketika kondisi ini tercapai, gerbang AND mengaktifkan sinyal reset semua flip-flop ke 0.

Penjelasan:
Sirkuit reset aktif saat nilai mencapai 10, mencegah counter naik ke 11–15. Cocok digunakan untuk counter desimal digital seperti jam digital atau kalkulator.

b. Problem (kembali)

Sebuah four-bit synchronous counter dirancang menggunakan JK flip-flop. Setiap flip-flop diberi sinyal clock yang sama secara paralel. Diketahui bahwa:

Flip-flop ke-0 (FF₀) memiliki input J₀ = K₀ = 1
Flip-flop ke-1 (FF₁) memiliki input J₁ = K₁ = Q₀
Flip-flop ke-2 (FF₂) memiliki input J₂ = K₂ = Q₀ ∙ Q₁
Flip-flop ke-3 (FF₃) memiliki input J₃ = K₃ = Q₀ ∙ Q₁ ∙ Q₂

Jawablah pertanyaan berikut:

Apa nama jenis counter yang dibentuk berdasarkan deskripsi tersebut?
Berapa jumlah maksimum keadaan (state) yang dapat dihasilkan oleh counter ini?
Tunjukkan urutan output biner yang dihasilkan mulai dari keadaan awal 0000 sampai counter melakukan reset secara otomatis.
Apakah counter ini menggunakan reset otomatis? Jelaskan alasannya.
Jika counter menerima 18 pulsa clock, berapa isi outputnya saat ini (dalam biner dan desimal)?

Kunci Jawaban

Jenis Counter:
Ini adalah Four-bit Synchronous Up Counter.
Jumlah Keadaan:
Karena 4 bit → 2⁴ = 16 keadaan (0000 hingga 1111)
Urutan Output:
0000, 0001, 0010, ..., 1111 → total 16 keadaan
Reset Otomatis:
Tidak. Tidak ada sinyal reset atau kondisi pembatas (seperti deteksi 1010), maka counter terus menghitung secara berulang dari 0000 hingga 1111 dan kembali ke 0000.
Output Setelah 18 Clock:
Karena 16 state → counter akan berulang setiap 16 clock
18 mod 16 = 2
Maka output = keadaan ke-2 → 0010 = 2 desimal

c. Pilihan Ganda (kembali)

Apa karakteristik utama dari sebuah synchronous counter?

A. Setiap flip-flop dipicu oleh output flip-flop sebelumnya
B. Flip-flop diaktifkan secara acak
C. Semua flip-flop dipicu oleh clock yang sama secara bersamaan
D. Output counter selalu tetap walaupun ada clock

Jawaban: ✅ C
Penjelasan:
Dalam synchronous counter, semua flip-flop menerima sinyal clock secara serempak, sehingga bekerja secara sinkron.

Berapa banyak kombinasi keadaan yang dapat dihasilkan oleh four-bit synchronous counter?

A. 4
B. 8
C. 16
D. 32

Jawaban: ✅ C
Penjelasan:
Four-bit = 2⁴ = 16 kemungkinan kombinasi biner dari 0000 sampai 1111.

Pertanyaan:
Jika sebuah four-bit synchronous up counter berada pada keadaan awal 1100 dan menerima 3 pulsa clock, berapa nilai output berikutnya?

A. 1110
B. 1111
C. 0000
D. 0001

Jawaban: ✅ B
Penjelasan:
1100 (12 desimal) + 3 = 15 → dalam biner: 1111

7. Percobaan (kembali)

Figure 11.7 Counter schematic, example 11.5.

Prinsip Kerja :

Rangkaian pada gambar merupakan sebuah counter biner 4-bit yang tersusun dari empat flip-flop jenis JK (74LS76). Setiap flip-flop berfungsi sebagai penyimpan satu bit data, sehingga secara keseluruhan dapat menghitung dari 0 hingga 15 dalam sistem biner. Sinyal clock diberikan pada flip-flop pertama (FF0), yang kemudian menghasilkan pulsa keluaran Q0 sebagai bit paling rendah (LSB). Setiap keluaran Q dari satu flip-flop digunakan sebagai input clock untuk flip-flop berikutnya, sehingga setiap flip-flop akan berubah status (toggle) setiap kali flip-flop sebelumnya mengalami perubahan dari 1 ke 0. Dengan demikian, setiap flip-flop merepresentasikan satu digit biner, mulai dari Q0 (LSB) hingga Q3 (MSB). Nilai desimal dari keluaran counter dapat dihitung menggunakan persamaan: Nilai Desimal = Q3 × 2³ + Q2 × 2² + Q1 × 2¹ + Q0 × 2⁰. Counter ini akan terus bertambah satu pada setiap pulsa clock yang masuk, dan setelah mencapai nilai maksimum (1111 biner atau 15 desimal), akan kembali ke 0000 dan menghitung ulang dari awal. Rangkaian ini banyak digunakan dalam aplikasi penghitung digital, seperti penghitung pulsa, timer, dan sistem digital lainnya.

Figure 11.9 Four-bit synchronous counter.

Prinsip Kerja :

Rangkaian yang ditampilkan merupakan counter sinkron 4-bit yang menggunakan empat buah flip-flop JK (74LS76) yang terhubung secara paralel. Pada rangkaian ini, semua flip-flop menerima sinyal clock secara bersamaan sehingga perubahan status pada setiap flip-flop terjadi secara serentak setiap kali pulsa clock diberikan. Input J dan K pada flip-flop pertama (LSB) selalu diatur ke logika tinggi (1), sehingga flip-flop ini akan selalu toggle pada setiap pulsa clock. Untuk flip-flop berikutnya, input J dan K dikendalikan oleh output flip-flop sebelumnya melalui rangkaian logika AND, sehingga flip-flop kedua hanya akan toggle jika output flip-flop pertama dalam kondisi tertentu, dan seterusnya. Dengan demikian, setiap flip-flop hanya akan berubah status ketika semua flip-flop sebelumnya berada pada kondisi tertentu, menghasilkan urutan hitungan biner yang benar. Output dari keempat flip-flop ini membentuk angka biner 4-bit yang akan bertambah satu pada setiap pulsa clock, dimulai dari 0000 hingga 1111 (0 sampai 15 desimal), kemudian kembali ke 0000 untuk menghitung ulang. Rangkaian ini banyak digunakan dalam aplikasi digital seperti penghitung pulsa, timer digital, dan sistem pengolahan data yang memerlukan penghitungan biner secara sinkron dan cepat. Dengan prinsip kerja sinkron, counter ini lebih stabil dan responsif dibandingkan counter asinkron karena seluruh flip-flop berubah status secara bersamaan tanpa adanya delay berantai.

IBNU KHAIRUDDIN 232018

Chapter 11 ( Counters and Registers)

Kunci Jawaban

Tidak ada komentar:

Posting Komentar

Laporkan Penyalahgunaan