CHAPTER 10 

MEMORY INTERFACE

A. Pendahuluan

    Memory Interface dari sebuah buku teks tentang mikroprosesor. Bagian ini menjelaskan bahwa setiap sistem berbasis mikroprosesor, baik sederhana maupun kompleks, selalu membutuhkan sistem memori. Intel family of microprocessors juga demikian, dengan penggunaan dua jenis utama memori: Read-Only Memory (ROM) dan Random Access Memory (RAM). ROM digunakan untuk menyimpan perangkat lunak sistem dan data permanen, sedangkan RAM berfungsi menyimpan data sementara dan perangkat lunak aplikasi.

Bab ini berfokus pada bagaimana cara menghubungkan berbagai jenis memori tersebut ke mikroprosesor Intel, baik untuk sistem dengan bus data 8-bit, 16-bit, 32-bit, maupun 64-bit, dengan memanfaatkan berbagai ukuran alamat memori. Selain itu, bab ini juga membahas penggunaan programmable logic devices (PLDs) untuk mendekode alamat, teknik error correction code (ECC) untuk meningkatkan reliabilitas, serta antarmuka memori DRAM yang membutuhkan pengendalian khusus seperti refresh cycle.

B. Tujuan

1. Mendekode alamat memori dan menggunakan output decoder untuk memilih komponen memori.

2. Memanfaatkan PLDs untuk dekode alamat.

3. Menghubungkan RAM maupun ROM ke mikroprosesor.

4. Memahami penggunaan ECC pada sistem memori.

5. Menghubungkan memori pada bus data 8, 16, 32, dan 64 bit.

6. Menjelaskan cara kerja pengendali DRAM.

7. Menghubungkan DRAM ke mikroprosesor.

FIGURE 10–1 A pseudo memory component illustrat ing the address, data, and control connections. (IC memori)

    Gambar di atas menunjukkan diagram blok dari sebuah IC memori semikonduktor, yang umumnya berupa IC RAM (Random Access Memory) atau ROM (Read Only Memory), tergantung pada penggunaannya. IC ini memiliki beberapa jalur koneksi utama. Di sisi kiri terdapat Address connections (A0 hingga AN) yang berfungsi untuk menentukan lokasi atau alamat sel memori yang akan diakses. Di sisi kanan terdapat Output/Input connections (O0 hingga ON) yang digunakan untuk mengirimkan data keluar atau menerima data masuk, tergantung pada operasi baca atau tulis yang sedang dilakukan. Pada bagian bawah, terdapat tiga sinyal kontrol penting yaitu CS (Chip Select) yang digunakan untuk mengaktifkan atau menonaktifkan chip memori, OE (Output Enable) yang mengatur apakah data dari memori akan dikeluarkan ke jalur data, dan WE (Write Enable) yang menentukan apakah operasi tulis ke memori akan dilakukan. Dengan kombinasi sinyal-sinyal ini, sistem dapat melakukan operasi baca maupun tulis ke sel memori sesuai dengan alamat yang dipilih

FIGURE 10–2 The pin-out of the 2716, 2K × 8 EPROM. (Courtesy of Intel Corporation.)

    Gambar di atas menunjukkan diagram pin, tabel mode operasi, dan blok diagram dari sebuah IC memori EPROM (Erasable Programmable Read Only Memory). Pada bagian kiri terlihat konfigurasi pin, di mana pin A0–A10 berfungsi sebagai alamat untuk memilih lokasi data dalam memori, pin O0–O7 sebagai jalur keluaran data, pin CS (Chip Select) untuk mengaktifkan IC, serta pin PD/PGM yang digunakan untuk fungsi power down atau mode pemrograman. Pin VCC dan GND menyediakan catu daya, sedangkan VPP digunakan untuk tegangan pemrograman khusus. Bagian kanan atas memperlihatkan tabel mode operasi yang menunjukkan kondisi sinyal-sinyal kontrol (PD/PGM, CS, VPP, VCC) untuk melakukan operasi baca, tulis (program), verifikasi, inhibit, dan power down. Sementara itu, blok diagram di kanan bawah menggambarkan arsitektur internal IC, yang terdiri dari X Decoder dan Y Decoder untuk memilih sel memori yang dituju, 16.384-bit cell matrix sebagai array penyimpan data, serta output buffers dan Y-gating untuk mengeluarkan data hasil pembacaan. Dengan demikian, IC ini berfungsi sebagai media penyimpanan non-volatile yang datanya dapat diprogram dan dibaca kembali sesuai dengan alamat yang diberikan.

FIGURE 10–3 The timing diagram of AC characteristics of the 2716 EPROM. (Courtesy of Intel Corporation.)

    Gambar di atas menampilkan karakteristik A.C., kapasitansi, serta diagram timing gelombang sinyal dari sebuah IC memori (seperti EPROM). Pada tabel A.C. Characteristics, dijelaskan berbagai parameter waktu yang penting, seperti tACC (Address to Output Delay) yang menunjukkan waktu tunda dari alamat ke keluaran, tCE (Chip Select to Output Delay), tOE (Output Enable to Output Delay), serta waktu float ketika output berubah dari aktif ke kondisi high-impedance. Semua nilai ini diberikan dalam satuan nanodetik (ns) untuk menggambarkan kecepatan akses memori. Selanjutnya, bagian Capacitance menjelaskan kapasitansi input (CIN), output (COUT), dan catu daya (CVPP), yang berpengaruh terhadap performa switching IC. Pada bagian bawah ditunjukkan waveform timing diagram untuk mode baca (Read Mode), yang memperlihatkan hubungan antara sinyal kontrol (seperti alamat, chip select CS, dan PD/PGM) dengan data output. Diagram ini digunakan untuk memastikan bahwa data valid hanya akan tersedia di output setelah kondisi sinyal kontrol dan waktu akses tertentu terpenuhi. Dengan kata lain, gambar ini menjelaskan bagaimana waktu akses, delay, dan respon sinyal mempengaruhi operasi baca dari IC memori.

FIGURE 10–4 The pin-out of the TMS4016, 2K × 8 static RAM (SRAM). (Courtesy of Texas Instruments Incorporated.)

    Gambar di atas menunjukkan konfigurasi pin dari IC memori TMS4016 dalam kemasan NL Package (top view). IC ini merupakan sebuah chip memori dengan kapasitas tertentu yang memiliki jalur alamat, data, serta pin kontrol. Pin A0–A10 berfungsi sebagai jalur alamat untuk memilih lokasi data di dalam memori. Pin DQ1–DQ8 adalah jalur data input/output yang digunakan untuk membaca maupun menulis data ke dalam memori. Pin OE (Output Enable) berfungsi mengaktifkan keluaran data ketika memori dibaca, sedangkan pin CS (Chip Select) digunakan untuk mengaktifkan chip sehingga dapat diakses. Pin WE (Write Enable) mengatur operasi penulisan data ke dalam memori. Selain itu, terdapat pin VCC sebagai suplai tegangan positif, dan VSS sebagai ground. Dengan kombinasi sinyal alamat, data, dan kontrol tersebut, IC ini dapat melakukan operasi baca maupun tulis pada sel-sel memori sesuai alamat yang dipilih.

FIGURE 10–5 (a) The AC characteristics of the TMS4016 SRAM. (b) The timing diagrams of the TMS4016 SRAM. (Courtesy of Texas Instruments Incorporated.)

   

    Gambar di atas menampilkan spesifikasi elektrikal, timing, dan karakteristik switching dari IC memori TMS4016. Pada bagian pertama, tabel electrical characteristics menunjukkan parameter dasar seperti tegangan logika tinggi (VOH), tegangan logika rendah (VOL), arus input (II), arus off-state output (IOZ), serta arus suplai (ICC). Selain itu, juga dijelaskan nilai kapasitansi input (Ci) dan output (Co) yang memengaruhi performa kecepatan IC. Bagian kedua, timing requirements, memberikan informasi mengenai waktu siklus baca (tRC), waktu siklus tulis (tWC), lebar pulsa tulis (tWP), waktu setup alamat (tSU(A)), waktu setup chip select (tSU(S)), waktu setup data (tSU(D)), serta waktu hold alamat dan data. Nilai timing ini berbeda untuk beberapa varian kecepatan TMS4016, misalnya TMS4016-12, TMS4016-15, TMS4016-20, dan TMS4016-25, dengan satuan nanodetik (ns). Bagian ketiga, switching characteristics, menjelaskan waktu akses dari alamat ke data output (tAA), waktu akses dari chip select (tACS), waktu akses dari output enable (tAOE), serta waktu disable output setelah sinyal kontrol berubah (tDIS). Informasi ini penting untuk mengetahui kecepatan respon memori dalam operasi baca/tulis dan memastikan kompatibilitas dengan sistem yang menggunakannya. Secara keseluruhan, tabel ini memberikan gambaran detail tentang performa elektrik dan waktu respon IC TMS4016 dalam kondisi operasi normal.

    Selain tabel karakteristik listrik dan timing pada gambar sebelumnya, gambar ini menampilkan diagram timing gelombang untuk siklus baca dan tulis pada IC memori TMS4016. Bagian pertama menunjukkan timing waveform of read cycle, di mana terlihat hubungan antara sinyal alamat (ADDRESS), sinyal kontrol $\bar{G}$ (Output Enable), $\bar{S}$ (Chip Select), dan keluaran data (DQ). Diagram ini menjelaskan bahwa data hanya valid di jalur keluaran setelah alamat stabil dan sinyal kontrol berada pada kondisi aktif sesuai dengan waktu akses (tAA, tACS, tAOE). Bagian kedua memperlihatkan write cycle no. 1, yang melibatkan sinyal alamat, $\bar{S}$, dan $\bar{W}$ (Write Enable). Data input (DQin) harus stabil dalam periode waktu setup (tSU) sebelum pulsa tulis, dan tetap dipertahankan selama waktu hold (tH) setelahnya untuk memastikan data tersimpan dengan benar. Bagian ketiga menggambarkan write cycle no. 2, variasi lain dari proses penulisan, dengan kondisi kontrol yang sedikit berbeda tetapi prinsipnya sama, yaitu sinkronisasi antara alamat, data, dan sinyal kontrol agar data dapat ditulis ke sel memori. Secara keseluruhan, diagram timing ini sangat penting untuk memahami kapan data valid muncul di output saat membaca, serta kapan data berhasil ditulis saat melakukan operasi tulis, sehingga sistem dapat beroperasi sesuai spesifikasi timing yang diberikan pada tabel sebelumnya.

FIGURE 10–6 Pin diagram of the 62256, 32K × 8 static RAM

    Gambar di atas menunjukkan konfigurasi pin dari sebuah IC memori 28-pin beserta fungsinya. IC ini memiliki 15 jalur alamat yaitu A0–A14 yang digunakan untuk memilih lokasi data tertentu di dalam memori. Jalur data ditunjukkan oleh pin IO0–IO7, yang berfungsi sebagai input maupun output data sesuai dengan operasi baca atau tulis. Terdapat tiga pin kontrol utama, yaitu CS (Chip Select) untuk mengaktifkan chip sehingga dapat diakses, OE (Output Enable) untuk mengaktifkan data output ketika operasi baca dilakukan, serta WE (Write Enable) yang menentukan kapan data ditulis ke dalam memori. Selain itu, pin VCC digunakan sebagai suplai tegangan +5V, sedangkan GND sebagai ground. Dengan kombinasi sinyal alamat, data, dan kontrol tersebut, IC ini mampu melakukan operasi baca dan tulis pada sel-sel memori sesuai dengan alamat yang diberikan.

FIGURE 10–7 The pin-out of the TMS4464, 64K × 4 dynamic RAM (DRAM).

    Gambar di atas menunjukkan konfigurasi pin dan fungsi dari IC memori TMS4464, yang merupakan sebuah DRAM (Dynamic Random Access Memory) berkapasitas 64K × 4 bit. Pada gambar (a) diperlihatkan susunan pin dalam kemasan 18-pin, sedangkan gambar (b) menjelaskan fungsi masing-masing pin. Pin A0–A7 berfungsi sebagai address inputs yang digunakan untuk memilih baris dan kolom dalam matriks memori. Pin DQ1–DQ4 adalah jalur data yang bersifat dua arah, sehingga dapat digunakan untuk input maupun output data. Pin RAS (Row Address Strobe) dan CAS (Column Address Strobe) berfungsi sebagai sinyal kontrol yang memilih baris dan kolom pada array memori untuk mengakses sel tertentu. Pin $\bar{G}$ adalah Output Enable, yang mengatur kapan data dapat muncul pada jalur output. Pin $\bar{W}$ merupakan Write Enable, yang menentukan kapan data ditulis ke dalam memori. Selain itu, pin VDD adalah catu daya +5V dan VSS merupakan ground. Dengan kombinasi sinyal alamat, data, dan kontrol tersebut, IC TMS4464 dapat melakukan operasi baca dan tulis pada sel memori sesuai alamat baris dan kolom yang dipilih.

FIGURE 10–8 RAS CAS and address input timing for the TMS4464 DRAM

    Gambar 10.8 menunjukkan diagram timing (timing diagram) dari sebuah memori dinamis (DRAM) yang menggambarkan hubungan waktu antara sinyal RAS (Row Address Strobe), CAS (Column Address Strobe), serta sinyal alamat (A0–A7). Pada DRAM, akses data dilakukan dengan membagi alamat menjadi dua bagian, yaitu alamat baris (row address) dan alamat kolom (column address).

    Proses dimulai ketika sinyal RAS aktif, yang menandakan bahwa alamat baris (Row Address) dari A0–A7 sedang dimasukkan ke dalam memori. Setelah itu, sinyal CAS akan aktif untuk menandakan pengambilan alamat kolom (Column Address). Dengan demikian, alamat lengkap terbentuk dari kombinasi alamat baris dan kolom. Diagram timing ini memperlihatkan waktu setup, hold, serta delay yang diperlukan agar data dapat diakses atau ditulis dengan benar.

    Setiap panah horizontal pada diagram merepresentasikan interval waktu kritis seperti tRAC (Row Access Time), tCAC (Column Access Time), tRCD (Row to Column Delay), dan lain-lain, yang merupakan parameter penting dalam menentukan kecepatan akses DRAM. Gambar ini menunjukkan bahwa data baru hanya dapat diakses setelah seluruh urutan sinyal (RAS, CAS, dan alamat) dipenuhi sesuai timing yang ditentukan. Dengan kata lain, diagram ini menjelaskan bagaimana sinkronisasi antara sinyal kontrol dan alamat sangat penting agar DRAM dapat bekerja dengan benar dan efisien.

FIGURE 10–9 Address multiplexer for the TMS4464 DRAM.

 

    Gambar di atas memperlihatkan rangkaian demultiplexer yang digunakan untuk membagi sinyal alamat (address line) pada sistem memori, khususnya dalam penerapan Dynamic RAM (DRAM). Rangkaian ini terdiri dari dua buah IC multiplexer/demultiplexer 4-to-1 yang digunakan untuk memilih sinyal alamat berdasarkan input kontrol.

    Pada bagian atas, terlihat IC pertama menerima input alamat A0 sampai A11. Output dari IC ini menghasilkan empat sinyal alamat yang ditujukan sebagai A0, A1, A2, dan A3. Sementara itu, IC kedua menerima input alamat A4 sampai A15, yang kemudian menghasilkan output berupa A4, A5, A6, dan A7. Kedua IC tersebut dikendalikan oleh sinyal RAS (Row Address Strobe) yang berfungsi sebagai sinyal selektor (S).

    Dengan adanya rangkaian ini, sistem memori mampu melakukan pemisahan antara alamat baris dan alamat kolom. Artinya, sejumlah besar alamat dapat diakses dengan hanya menggunakan jalur alamat yang lebih sedikit, sehingga kompleksitas rangkaian memori berkurang. Prinsip ini sangat penting dalam DRAM, karena alamat dimasukkan secara bergantian (multiplexed address) — pertama alamat baris, lalu alamat kolom — melalui jalur yang sama.

FIGURE 10–10 The 41256 dynamic RAM organized as a 256K × 1 memory device.

    Gambar di atas memperlihatkan diagram pin (pin configuration) dari sebuah IC DRAM (Dynamic Random Access Memory) beserta fungsi tiap pinnya. IC ini memiliki 16 pin dengan berbagai peran penting dalam proses penyimpanan dan pengambilan data.

    Pin A0–A8 digunakan sebagai jalur alamat (address lines) yang menentukan lokasi sel memori yang akan diakses. Pin Din berfungsi sebagai jalur data input ketika terjadi operasi tulis (write), sedangkan pin Dout digunakan sebagai jalur data output ketika data dibaca dari memori. Pin WR (Write Enable) berfungsi untuk mengatur apakah operasi yang dilakukan adalah penulisan data atau pembacaan data.

    Selain itu, terdapat dua sinyal kontrol utama yaitu RAS (Row Address Strobe) dan CAS (Column Address Strobe). Keduanya digunakan untuk menentukan alamat baris dan kolom dalam sel memori, karena DRAM menggunakan metode multiplexed addressing (alamat dimasukkan secara bergantian antara baris dan kolom). Pin Vcc menyediakan catu daya sebesar +5V untuk mengoperasikan IC, sedangkan GND sebagai ground.

    Secara keseluruhan, gambar ini menunjukkan bagaimana sebuah IC DRAM bekerja dengan mengandalkan kombinasi sinyal alamat, sinyal kontrol, serta jalur data untuk menyimpan dan mengambil informasi dari sel memori.

FIGURE 10–11 The pin-outs of the 30-pin and 72-pin SIMM. (a) A 30-pin SIMM organized as 4M × 9 and (b) a 72 pin SIMM organized as 4M × 36.

    Gambar di atas memperlihatkan konfigurasi pin dari modul memori DRAM dalam bentuk SIMM (Single Inline Memory Module) dan DIMM (Dual Inline Memory Module) yang digunakan pada komputer.

    Pada bagian (a) adalah contoh SIMM 30 pin, yang lebih tua dan banyak digunakan pada komputer generasi lama. Modul ini memiliki jalur alamat (A0–A10), jalur data (DQ0–DQ9), serta sinyal kontrol utama seperti RAS (Row Address Strobe), CAS (Column Address Strobe), dan W (Write Enable). Terdapat juga pin Vcc untuk catu daya +5V dan Vss untuk ground. Karena hanya memiliki 30 pin, jalur data SIMM ini relatif sempit (8-bit atau 9-bit dengan parity).

    Sedangkan pada bagian (b) adalah DIMM 72 pin, yang merupakan perkembangan dari SIMM. Modul DIMM memiliki jalur data lebih lebar (hingga 32-bit atau lebih), jalur alamat lebih banyak (A0–A12), serta beberapa sinyal kontrol tambahan seperti CAS0–CAS3 dan RAS0–RAS2 yang memungkinkan akses ke beberapa bank memori dalam satu modul. Hal ini membuat DIMM lebih cepat dan efisien dalam menangani transfer data dibandingkan SIMM. Selain itu, terdapat juga pin parity (PD1–PD4) untuk mendukung pemeriksaan error.

    Secara umum, kedua gambar ini menunjukkan bagaimana konfigurasi pin pada modul memori menentukan cara modul tersebut berkomunikasi dengan sistem komputer, di mana sinyal alamat digunakan untuk memilih lokasi data, sinyal data untuk transfer informasi, dan sinyal kontrol untuk mengatur operasi baca/tulis.

FIGURE 10–12 The pin-out of a 168-pin DIMM.

    Gambar di atas menunjukkan dimensi fisik dan tata letak pin modul memori DIMM (Dual Inline Memory Module) dengan 168 pin, yang umum digunakan pada komputer generasi sebelumnya. Tampilan front view memperlihatkan susunan chip memori yang terpasang pada PCB, serta ukuran modul secara keseluruhan. Panjang modul adalah sekitar 133,20 – 133,50 mm, dengan tinggi sekitar 31,62 – 31,88 mm, dan ketebalan maksimum 4,00 mm. Bagian bawah modul terlihat deretan pin yang berfungsi sebagai jalur koneksi dengan motherboard. Modul ini memiliki 84 pin di sisi depan dan 84 pin di sisi belakang (total 168 pin). Terdapat pula notch (lekukan) pada bagian bawah PCB yang berfungsi sebagai pengunci sekaligus pencegah kesalahan pemasangan, sehingga modul hanya bisa dipasang dengan orientasi yang benar. Selain itu, gambar juga memperlihatkan detail jarak antar pin, lebar jalur, serta radius lengkung pada bagian tepi modul. Semua ukuran ini penting untuk memastikan modul dapat diproduksi sesuai standar industri (JEDEC) dan kompatibel dengan slot DIMM pada motherboard. Secara keseluruhan, gambar ini menjelaskan bahwa DIMM dirancang dengan ukuran dan pinout yang presisi agar dapat bekerja andal sebagai media penyimpanan data sementara (RAM) dalam sistem komputer.

FIGURE 10–13 A simple NAND gate decoder that selects a 2716 EPROM for memory location FF800H–FFFFFH.

    Gambar di atas menunjukkan rangkaian pengalamatan dan kendali memori ROM (Read Only Memory) menggunakan IC NMC27C16B yang merupakan jenis EPROM (Erasable Programmable ROM). Rangkaian ini menghubungkan jalur alamat, jalur data, serta sinyal kendali untuk memungkinkan prosesor membaca data dari ROM. ROM U1 (NMC27C16B) memiliki jalur alamat A0–A10 yang digunakan untuk memilih lokasi memori di dalam chip, serta jalur data D0–D7 yang mengeluarkan data sesuai alamat yang dipilih. Pin OE (Output Enable) dan CE (Chip Enable) digunakan untuk mengaktifkan atau menonaktifkan output ROM.

    IC U2 (74ALS133) adalah gerbang logika NAND 13-input yang menerima sinyal alamat A11–A19. Output dari NAND ini digunakan sebagai sinyal Chip Enable (CE) untuk ROM. Artinya, ROM hanya aktif pada saat kombinasi alamat tertentu terpenuhi, sehingga ROM hanya menempati sebagian ruang alamat dalam sistem memori. Selain itu, terdapat U3A (74ALS04), yaitu inverter yang menerima sinyal I/O M dari prosesor. Sinyal ini dibalik dan kemudian dikombinasikan dengan sinyal RD (Read) untuk menghasilkan kendali pada pin OE (Output Enable) ROM. Dengan cara ini, data hanya akan dikeluarkan dari ROM saat prosesor melakukan operasi baca (read).

    Secara keseluruhan, rangkaian ini memperlihatkan bagaimana sistem komputer mengakses data dari ROM menggunakan kombinasi alamat, sinyal kendali, serta logika tambahan untuk memastikan ROM hanya aktif pada ruang alamat tertentu dan hanya memberikan data saat dibaca oleh prosesor.

FIGURE 10–14 The 74LS138 3-to-8 line decoder and function table.

    Gambar di atas menunjukkan IC 74LS138, yaitu 3-to-8 line decoder/demultiplexer beserta tabel kebenaran (truth table)-nya. IC ini memiliki tiga input seleksi (A, B, C) yang digunakan untuk memilih salah satu dari delapan output (Y0–Y7). Selain itu, terdapat tiga input enable (G1, G2A, dan G2B) yang berfungsi untuk mengaktifkan atau menonaktifkan keseluruhan IC.

    Cara kerjanya adalah: ketika IC dalam keadaan aktif (Enable valid → G1 = 1, G2A = 0, dan G2B = 0), maka kombinasi dari input seleksi (A, B, C) akan menentukan output mana yang bernilai LOW (0), sementara output lainnya tetap HIGH (1). Misalnya, jika A=0, B=0, C=0, maka output Y0 = 0 dan Y1–Y7 = 1. Jika A=1, B=0, C=0, maka output Y1 = 0, sedangkan output lainnya tetap 1, dan seterusnya hingga kombinasi terakhir (A=1, B=1, C=1) menghasilkan Y7 = 0.

    Tabel kebenaran yang ditampilkan di bawah IC memperlihatkan semua kemungkinan kondisi input enable dan input seleksi, serta hasil output yang sesuai. Ketika salah satu kondisi enable tidak terpenuhi (misalnya G1=0 atau G2A/G2B=1), maka semua output bernilai 1 (IC tidak aktif).

    Secara keseluruhan, IC 74LS138 ini banyak digunakan dalam sistem digital, terutama untuk pemilihan chip (chip select) pada sistem memori, rangkaian dekoder alamat, serta aplikasi demultiplexer, karena hanya satu output yang aktif (LOW) pada satu waktu berdasarkan kombinasi input.

FIGURE 10–15 A circuit that uses eight 2764 EPROMs for a 64K × 8 section of memory in an 8088 microprocessor-based system. The addresses selected in this circuit are F0000H–FFFFFH.

    Gambar di atas menunjukkan rangkaian peta alamat memori (memory address decoding) yang menggunakan IC 74LS138 (3-to-8 line decoder) untuk memilih salah satu chip memori EPROM 2764. IC 74LS138 berfungsi sebagai chip selector, di mana input seleksi A13, A14, dan A15 digunakan untuk memilih salah satu dari delapan outputnya. Setiap output decoder terhubung ke pin CE (Chip Enable) dari masing-masing IC EPROM 2764. Dengan demikian, hanya satu chip yang aktif pada suatu waktu, sesuai dengan alamat yang diberikan oleh prosesor. EPROM 2764 sendiri memiliki jalur alamat A0–A12 untuk memilih lokasi data di dalam chip (total 8 KB per chip), serta jalur data O0–O7 untuk mengirimkan data ke bus data sistem. Pin OE (Output Enable) dikendalikan oleh sinyal baca (RD) dari prosesor, sehingga data hanya dikeluarkan ketika terjadi operasi baca. Selain itu, terdapat logika tambahan berupa gerbang AND yang menggabungkan sinyal A17, A18, dan A19. Output dari gerbang ini digunakan sebagai input enable untuk decoder 74LS138, sehingga seluruh blok EPROM hanya aktif pada rentang alamat tertentu (F0000H – FFFFFH).

FIGURE 10–16 The pin-out and truth table of the 74LS139, dual 2-to-4 line decoder.

    Gambar di atas menunjukkan IC 74LS139, yaitu sebuah dual 2-to-4 line decoder/demultiplexer yang terdiri dari dua bagian independen, masing-masing memiliki dua input seleksi (A dan B), satu input enable (E), serta empat output aktif rendah (Y0–Y3). Cara kerjanya adalah ketika enable bernilai 0, salah satu output akan bernilai 0 sesuai kombinasi input seleksi, sedangkan output lain bernilai 1; namun jika enable bernilai 1, semua output akan bernilai 1 sehingga tidak ada yang aktif. Berdasarkan tabel kebenaran, jika E = 0 dengan A dan B berbeda-beda, maka hanya satu output yang aktif rendah, sementara ketika E = 1 semua output tetap tinggi. IC ini umumnya digunakan dalam sistem digital untuk address decoding, chip selection, atau demultiplexing sinyal karena hanya satu jalur output yang aktif sesuai input seleksi.

FIGURE 10–17 A sample memory system constructed with a 74HCT139.

    Gambar di atas menunjukkan rangkaian decoder memori yang menggunakan IC 74HCT139 (dual 2-to-4 decoder) untuk mengatur seleksi chip pada sistem memori yang terdiri dari RAM (MS621000) dan EPROM (MSM271000). Sinyal alamat tinggi (A17, A18, A19) dimasukkan ke 74HCT139 (U1A dan U1B) untuk menghasilkan sinyal chip enable (CE) sesuai dengan rentang alamat tertentu. IC gerbang NAND 74AHCT00 digunakan untuk menggabungkan sinyal logika tambahan sehingga mengontrol pemilihan memori yang tepat. RAM diaktifkan melalui sinyal CE1, CE2, OE, dan WE, sementara EPROM diaktifkan melalui CE, OE, dan PGM. Sinyal kontrol /RD (read) dan /WR (write) juga terhubung untuk memastikan operasi baca/tulis berjalan sesuai instruksi prosesor. Dengan demikian, rangkaian ini memastikan bahwa hanya satu chip memori yang aktif pada suatu waktu sesuai alamat yang diakses, sehingga tercapai sistem memori terenkapsulasi dan terorganisasi dalam ruang alamat prosesor.

FIGURE 10–18 The PAL16L8. (Copyright Advanced Micro Devices, Inc., 1988. Reprinted with permission of copyright owner. All rights reserved.)

    Gambar di atas menunjukkan diagram logika dari Programmable Array Logic (PAL) tipe 16L8, yang terdiri dari sejumlah input, array AND yang dapat diprogram, serta OR gate dan inverter untuk menghasilkan output. Pada bagian kiri terdapat jalur input yang masuk ke array logika, di mana setiap input memiliki salinan langsung dan terinvers yang dapat dipilih. Array AND ini dihubungkan melalui titik persilangan (fuse) yang bisa diprogram, sehingga memungkinkan perancangan kombinasi logika sesuai kebutuhan. Hasil dari array AND kemudian diteruskan ke OR gate, dan setiap OR gate menggabungkan beberapa hasil logika untuk menghasilkan fungsi tertentu. Setelah itu, keluaran dari OR gate biasanya melewati inverter sebelum menjadi output akhir. PAL 16L8 memiliki 16 jalur input dan 8 jalur output, di mana setiap output dapat dikonfigurasi untuk merepresentasikan persamaan logika tertentu. Rangkaian ini umum digunakan dalam implementasi logika kustom seperti decoding alamat, kontrol sinyal, atau logika kombinatorial lain dalam sistem digital.

FIGURE 10–19 A RAM and ROM interface using a programmable logic device.

    Gambar di atas memperlihatkan rangkaian sistem memori yang menggunakan GAL22V10 sebagai logika kendali untuk mengatur akses ke ROM (MSM271000) dan RAM (MSM621000). Jalur data (D0–D7) dan jalur alamat (A0–A16) dihubungkan langsung ke kedua chip memori, sehingga prosesor dapat membaca atau menulis data. Sinyal kontrol seperti IO/M, A17, A18, dan A19 masuk ke GAL22V10 untuk menghasilkan sinyal chip enable (CE) yang menentukan apakah ROM atau RAM yang diaktifkan. ROM digunakan hanya untuk operasi baca, dengan pin OE diaktifkan saat prosesor melakukan pembacaan instruksi. Sedangkan RAM mendukung operasi baca dan tulis, sehingga menggunakan sinyal OE dan WE untuk kendali akses data. Sinyal global #RD dan #WR dari prosesor dihubungkan ke RAM dan dikombinasikan dengan logika GAL untuk memastikan operasi yang tepat. Dengan konfigurasi ini, sistem mampu memisahkan area alamat untuk ROM dan RAM, di mana ROM biasanya menyimpan program permanen dan RAM digunakan sebagai memori kerja yang dapat ditulis ulang selama eksekusi program.

FIGURE 10–20 Three 27256 EPROMs interfaced to the 8088 microprocessor.

    Gambar di atas menunjukkan rangkaian sistem memori yang menggunakan tiga buah EPROM AT27256, masing-masing berkapasitas 32 KB, yang dihubungkan ke bus data D0–D7 dan bus alamat A0–A14. Pemilihan chip dilakukan dengan menggunakan 74HCT138 sebagai dekoder 3-to-8, yang menerima sinyal alamat A15, A16, dan A17 serta sinyal kontrol IO/M sebagai enable input, sehingga hanya satu EPROM yang aktif pada suatu waktu. Selain itu, sinyal alamat A18 dan A19 diproses melalui gerbang NAND 74HCT00 untuk menghasilkan sinyal tambahan dalam mengendalikan aktifasi chip. Setiap EPROM memiliki sinyal OE (Output Enable) yang dihubungkan langsung ke sinyal #RD untuk mengizinkan operasi baca, sementara pin CE (Chip Enable) diatur oleh dekoder agar hanya satu EPROM yang dipilih sesuai dengan rentang alamat tertentu. Dengan konfigurasi ini, ketiga EPROM dapat dipetakan secara berurutan ke dalam ruang alamat prosesor, sehingga memungkinkan penyimpanan program atau data dalam kapasitas yang lebih besar melalui pembagian alamat yang teratur.

FIGURE 10–21 A 512K-byte static memory system using 16 62255 SRAMs.

      Gambar pada Figure 10–21 menunjukkan sebuah sistem memori statis berkapasitas 512 Kbyte yang dibangun dari 16 buah IC SRAM 62255 berukuran 32K × 8 (32 KB) per chip. Alamat dari CPU dibuffer menggunakan IC 74LS244 (U1–U4), di mana A0–A14 masuk ke tiap chip SRAM untuk memilih lokasi memori, sedangkan A15–A19 digunakan oleh dekoder 74LS138 (U3, U4, U9) untuk menghasilkan sinyal chip select sehingga hanya satu dari 16 chip yang aktif pada suatu waktu. Jalur data dihubungkan melalui buffer dua arah 74LS245 (U5) yang mengatur arah transfer data antara CPU dan SRAM sesuai sinyal kendali RD/WR, sementara logika tambahan menggunakan gerbang NAND (74LS00, 74LS20) dan inverter (74LS04) menghasilkan sinyal kontrol seperti /CS, /OE, dan /WE. Rangkaian ini dibagi menjadi dua bank memori, masing-masing berisi 8 chip, sehingga seluruh ruang alamat 512 KB dapat dipetakan secara berurutan. Dengan mekanisme ini, sistem mampu memberikan akses baca-tulis cepat ke seluruh alamat memori, meskipun membutuhkan banyak IC tambahan untuk buffering dan decoding.

FIGURE 10–22 The 28F400 flash memory device interfaced to the 8088 microprocessor. 

    Gambar pada Figure 10–22 menunjukkan cara interfacing antara perangkat flash memory 28F400 dengan mikroprosesor Intel 8088. Flash memory 28F400 berkapasitas 4 Mbit (512 K × 8 atau 256 K × 16) dihubungkan ke jalur alamat dan data mikroprosesor sehingga dapat digunakan sebagai penyimpanan non-volatile. Jalur alamat A0–A18 dari prosesor dihubungkan langsung ke pin alamat (A0–A18) pada IC flash, sedangkan jalur data D0–D7 prosesor dihubungkan ke DQ0–DQ7 pada flash (karena prosesor 8088 menggunakan bus data 8-bit). Pin kontrol OE (Output Enable), WE (Write Enable), dan CE (Chip Enable) diatur oleh kombinasi sinyal dari prosesor, dengan bantuan dekoder 74LS139 (U2) untuk menghasilkan sinyal pemilihan chip yang sesuai berdasarkan alamat tinggi A19 dan sinyal IO/M. Pin VPP digunakan sebagai tegangan pemrograman untuk operasi tulis, sementara PWRDN mengatur mode hemat daya. Dengan rangkaian ini, mikroprosesor 8088 dapat melakukan operasi baca (read) dan tulis (write/program) pada flash memory 28F400 seolah-olah flash tersebut adalah bagian dari ruang alamat memori prosesor, sehingga memungkinkan penyimpanan data dan instruksi yang bersifat permanen tetapi tetap bisa diprogram ulang.

FIGURE 10–23 A serial EEPROM interface.

    Gambar menunjukkan antarmuka serial EEPROM 24AA256 menggunakan protokol I²C, di mana dua chip memori dihubungkan ke bus SDA (data) dan SCL (clock) secara paralel, sementara pin alamat A0–A2 digunakan untuk membedakan perangkat pada bus yang sama. EEPROM berfungsi sebagai slave dan hanya merespons saat alamatnya dipanggil oleh master (mikrokontroler/prosesor). Pin WP melindungi data dari penulisan, dan jalur catu daya (VCC, GND) mengaktifkan chip. Dengan konfigurasi ini, beberapa EEPROM dapat dipasang dalam satu sistem menggunakan hanya dua jalur komunikasi serial.

FIGURE 10–24 The data signals to the serial EEPROM for a read or a write.

    Gambar menunjukkan format sinyal data pada komunikasi I²C serial EEPROM untuk operasi baca dan tulis. Transaksi dimulai dengan sinyal Start (S), diikuti byte kontrol berisi kode perangkat, alamat chip (A2–A0), serta bit baca/tulis. Untuk write, master mengirimkan alamat memori internal lalu data byte (D7–D0), sementara untuk read, master mengirim alamat kemudian EEPROM menyalurkan data. Setiap langkah dikonfirmasi dengan ACK, dan transaksi diakhiri dengan sinyal Stop (P).

FIGURE 10–25 (a) The pin connections of the 74LS636. (b) The block diagram of the 74LS636. (Courtesy of Texas Instruments Incorporated.)

    Gambar menunjukkan IC 74LS636, sebuah chip error detection and correction yang menggunakan kode Hamming untuk data 8-bit dengan 5 check bit. Pada mode encode, IC menghasilkan check bit dari data input; pada mode decode, IC mendeteksi kesalahan menggunakan parity generator dan error decoder. Jika terjadi kesalahan tunggal, error corrector akan memperbaikinya, sedangkan jika kesalahan ganda terdeteksi, sinyal DEF diaktifkan. Dengan demikian, 74LS636 memungkinkan transfer data digital lebih andal dengan mekanisme deteksi dan koreksi otomatis.

 TABLE 10–1 Control bits S0 and S1 for the 74LS636.

    Tabel ini menunjukkan fungsi bit kontrol S₀ dan S₁ pada IC 74LS636 yang digunakan untuk error detection and correction. Kombinasi 00 digunakan untuk menulis check word, 01 untuk mengoreksi data jika ada error, 10 untuk membaca data tanpa koreksi, dan 11 untuk menahan (latch) data. Indikator SEF (Single Error Flag) dan DEF (Double Error Flag) menunjukkan apakah terdapat kesalahan tunggal atau ganda, di mana tanda * berarti nilainya bergantung pada jenis error yang terjadi.

 FIGURE 10–26 An error detection and correction circuit using the 74LS636.

    Gambar menunjukkan rangkaian error detection and correction berbasis IC 74LS636 yang dipasang pada data bus memori. Saat penulisan, IC ini menghasilkan check bits yang disimpan bersama data; saat pembacaan, data dan check bits diperiksa untuk mendeteksi kesalahan. Jika ada error tunggal, 74LS636 memperbaikinya otomatis, sedangkan error ganda hanya terdeteksi dan ditandai dengan sinyal DEF. Sinyal error juga dapat memicu NMI CPU untuk penanganan lebih lanjut, sehingga sistem memori menjadi lebih andal dan tahan terhadap kerusakan bit.

FIGURE 10–27 The high (odd) and low (even) 8-bit memory banks of the 8086/80286/80386SX microprocessors.

    Gambar memperlihatkan pembagian memori pada prosesor 8086/80286/80386SX menjadi dua bank 8-bit, yaitu low (even) bank untuk alamat genap dan high (odd) bank untuk alamat ganjil. Akses ke masing-masing bank dikendalikan oleh sinyal BLE (low bank) dan BHE (high bank). Dengan cara ini, prosesor dapat membaca atau menulis data 8-bit maupun 16-bit, di mana jika word beralamat genap kedua bank aktif bersamaan, sedangkan jika word beralamat ganjil diperlukan dua siklus bus.

TABLE 10–2 Memory bank selection using BHE’ and BLE’ (A0).

    Tabel tersebut menjelaskan mekanisme pemilihan bank memori pada sistem 16-bit dengan sinyal BHE dan BLE. Kombinasi logika keduanya menentukan apakah transfer dilakukan pada kedua bank (16-bit), hanya bank tinggi (8-bit atas), hanya bank rendah (8-bit bawah), atau tidak ada bank yang aktif.

 FIGURE 10–28 Separate bank decoders. 

    Gambar memperlihatkan sistem decoder bank terpisah menggunakan IC 74LS138 untuk mengontrol pemilihan memori pada high bank dan low bank. High bank dikontrol oleh sinyal BHE, sedangkan low bank oleh BLE, dengan data bus D0–D15 dibagi menjadi dua bagian 8-bit. Dengan cara ini, prosesor dapat melakukan transfer data 8-bit maupun 16-bit, karena masing-masing bank memori (64K × 8) diaktifkan secara independen melalui sinyal kontrol decoder.

FIGURE 10–29 The memory bank write selection input signals: HWR’ (high bank write) and LWR’ (low bank write).

 FIGURE 10–30 A 16-bit-wide memory interfaced at memory locations 06000H–06FFFH. 

    Gambar menunjukkan antarmuka memori 16-bit menggunakan dua chip CY62256 (32K × 8) yang dipetakan ke alamat 06000H–06FFFFH. Chip pertama menangani data D0–D7 (low bank) dan chip kedua menangani D8–D15 (high bank), sementara logika GAL22LV10 menghasilkan sinyal kendali HWR, LWR, dan SEL berdasarkan alamat serta sinyal kontrol prosesor. Dengan konfigurasi ini, sistem dapat melakukan transfer data 8-bit atau 16-bit sesuai kebutuhan.

 FIGURE 10–31 A memory system for the 8086 that contains a 64K-byte EPROM and a 128K-byte SRAM.

    Rangkaian ini adalah sistem memori untuk 8086 yang terdiri dari 64K byte EPROM (U5–U8) dan 128K byte SRAM (U1–U4), masing-masing diorganisasikan ke dalam bank tinggi dan rendah agar sesuai dengan bus data 16-bit. EPROM berfungsi sebagai memori program (read only), sementara SRAM digunakan untuk memori data (read/write). Dekoder alamat dan sinyal kontrol (RD, HWR, LWR, M/IO) memastikan hanya chip yang sesuai dengan alamat dan operasi prosesor yang diaktifkan.

 FIGURE 10–32 An 80386SX memory system containing 256K of EPROM and 128K of SRAM.

    Rangkaian ini adalah sistem memori untuk 80386SX yang terdiri atas 256K byte EPROM (U2–U5) dan 128K byte SRAM (U6–U9), masing-masing diorganisasikan ke dalam bank tinggi dan rendah agar sesuai dengan bus data 16-bit. EPROM berfungsi sebagai memori program hanya-baca, sementara SRAM digunakan sebagai memori data baca/tulis. Decoder logika GAL22V10 menghasilkan sinyal kontrol chip select, HWR, dan LWR, sehingga prosesor dapat melakukan transfer 8-bit maupun 16-bit sesuai kebutuhan.

FIGURE 10–33 The memory organization for the 80386DX and 80486 microprocessors.

    Gambar Figure 10-33 menunjukkan organisasi memori pada 80386DX/80486, di mana memori dibagi menjadi empat bank (Bank 0–3) masing-masing selebar 8 bit dengan kontrol byte enable (BE0–BE3). Dengan susunan ini, prosesor dapat mengakses 32 bit (4 byte) sekaligus dalam satu siklus, tetapi juga bisa mengaktifkan sebagian bank untuk operasi 8 atau 16 bit. Setiap bank menyimpan alamat tertentu yang disejajarkan sehingga mendukung fleksibilitas akses data berbagai ukuran pada sistem memori 32 bit.

FIGURE 10–34 Bank write signals for the 80386DX and 80486 microprocessors. 

    Gambar Figure 10-34 memperlihatkan rangkaian logika pembangkitan sinyal tulis bank memori (WR0–WR3) pada prosesor 80386DX/80486, dihasilkan dari kombinasi sinyal tulis global MWTC dan sinyal Byte Enable (BE0–BE3) melalui gerbang OR (74LS32). Dengan rangkaian ini, prosesor dapat memilih menulis hanya ke bank tertentu (8/16 bit) atau ke seluruh bank sekaligus (32 bit), sesuai kebutuhan akses data pada sistem memori 32-bit.

 FIGURE 10–35 A small 512K-byte SRAM memory system for the 80486 microprocessor. 

    Gambar Figure 10-35 memperlihatkan rancangan sistem memori SRAM 512K-byte untuk prosesor 80486 menggunakan delapan IC MS621000 (masing-masing 64K × 8), yang bersama-sama membentuk bus data 32-bit penuh. Jalur alamat A0–A18 menentukan lokasi memori, sedangkan sinyal kontrol #MRDC, #MWTC, BE0–BE3 diatur oleh GAL untuk mengaktifkan chip select dan write enable pada bank tertentu. Rangkaian tambahan 74HCT32 digunakan untuk pengendalian area alamat, sehingga memori dapat dipetakan dengan benar dalam ruang alamat 32-bit.

 FIGURE 10–36 The memory organization of the Pentium–Core2 microprocessors.

    Gambar Figure 10-36 menunjukkan organisasi memori mikroprosesor Pentium–Core2 yang menggunakan bus data 64-bit, dengan 8 bank memori (BE0–BE7) masing-masing berisi 8-bit data (D0–D63). Setiap bank memiliki alamat byte tersendiri sehingga prosesor dapat melakukan akses byte, word, double word, maupun quad word secara fleksibel. Organisasi ini memastikan transfer data 64-bit penuh dapat dilakukan sekaligus, atau sebagian (per byte/word) sesuai kebutuhan instruksi, sehingga mendukung kinerja tinggi prosesor Pentium dan Core2.

FIGURE 10–37 A small 512K-byte EPROM memory interfaced to the Pentium–Core2 microprocessors.

    Gambar ini memperlihatkan rancangan memori EPROM 512 KB yang dihubungkan ke prosesor Pentium–Core2 dengan bus data 64-bit. Sepuluh chip EPROM tipe 27512 (masing-masing 64 KB × 8 bit) digunakan, diatur oleh decoder 16L8 (U1 dan U2) untuk memilih chip yang aktif berdasarkan alamat A19–A31. Bus data D0–D63 dibagi ke masing-masing chip agar menghasilkan lebar data penuh 64-bit. Sinyal kontrol MRDC# digunakan untuk mengaktifkan output saat prosesor membaca memori. Dengan susunan ini, prosesor dapat mengakses memori ROM eksternal berkapasitas 512 KB sebagai tempat penyimpanan program awal atau BIOS.

 FIGURE 10–38 A small 4M-byte EPROM memory system for the Pentium–Core2 microprocessors. 

    Gambar ini menampilkan rancangan memori EPROM 4 MB untuk prosesor Pentium–Core2 dengan bus data 64-bit. Sistem ini menggunakan 8 chip EPROM M27C4001 (masing-masing 512 KB × 8 bit), yang dihubungkan paralel untuk menghasilkan data penuh 64-bit (D0–D63). Address bus A0–A21 masuk ke setiap chip, sementara A22–A31 didekode oleh GAL22LV10 untuk menghasilkan sinyal chip enable (CE) sehingga hanya blok yang sesuai dengan alamat aktif. Sinyal kontrol OE memastikan memori hanya dibaca, sehingga prosesor dapat mengakses ROM eksternal 4 MB untuk menyimpan BIOS atau firmware.

FIGURE 10–39 The internal structure of a 256K × 1 DRAM. Note that each of the internal 256 words are 1024 bits wide.

    Gambar ini memperlihatkan struktur internal DRAM 256K × 1 bit, yang diatur dalam beberapa blok array 64K (256 × 256) dan diakses melalui mekanisme baris dan kolom. Alamat baris dipilih dengan row latch/decoder menggunakan sinyal RAS, sedangkan alamat kolom dipilih dengan column latch/multiplexer menggunakan sinyal CAS. Data masuk atau keluar dikendalikan oleh sinyal WE, dengan keluaran akhir berupa 1 bit (Dout) hasil dari multiplexer gabungan. Arsitektur ini memungkinkan DRAM menyimpan 256K sel bit dalam struktur terorganisasi dan efisien.

FIGURE 10–40 The timing diagram of the RAS refresh cycle for the TMS4464 DRAM. (Courtesy of Texas Instruments Corporation.) 

    Gambar ini memperlihatkan timing diagram siklus RAS refresh pada DRAM TMS4464, di mana refresh dilakukan dengan hanya mengaktifkan sinyal RAS untuk memilih baris memori berdasarkan alamat A0–A7, sementara CAS diabaikan. Seluruh sel dalam baris tersebut otomatis di-refresh, lalu RAS kembali high untuk mengakhiri siklus. Proses ini diulang secara periodik untuk semua baris agar data dalam DRAM tetap tersimpan meski kapasitor penyimpanannya mengalami kebocoran.